



حسین کریمیان علیدش
گروه برق- دانشکده مهندسی دانشگاه کاشان
داخلی ۳۴۷۵

hkarimiyan@kashanu.ac.ir

آدرس پست الکترونیکی:

سوابق تحصیلی، آموزشی و تحقیقاتی

سوابق تحصیلی:

- پسا دکتری میکروالکترونیک از پلی تکنیک تورین - ایتالیا
عنوان تحقیق پسا دکتری: طراحی حسگرهای سالمندی و تغییرات فرآیند ساخت
- فارغ التحصیل دکتری مهندسی برق از دانشگاه صنعتی اصفهان در سال ۸۹
عنوان رساله دکتری: طراحی مدارهای فلیپ فلاپ کم توان با قابلیت حفظ مقدار و به فرم سلولهای استاندارد
- فارغ التحصیل کارشناسی ارشد مهندسی الکترونیک از دانشگاه صنعتی اصفهان با رتبه اول در سال ۸۰
عنوان رساله کارشناسی ارشد: استفاده از کنترل کننده فازی در منابع تغذیه DC-DC
- فارغ التحصیل کارشناسی مهندسی الکترونیک از دانشگاه ارومیه در سال ۷۶

حوزه های تحقیقاتی مورد علاقه:

- Low-Power Digital Design (طراحی مدارهای دیجیتال کم توان)
- Hardware Description/Verification Language: Verilog / System Verilog (زبانهای توصیف سخت افزار)
- Implementation of Digital Signal Processing Blocks on FPGA (زبانهای توصیف سخت افزار)
- Low-Voltage High-Current Power Supply Circuits (طراحی مدارهای منبع تغذیه جریان بالا)
- Data Converter Design, ADC, DAC, and TDC (مبدلهای داده، آنالوگ به دیجیتال و دیجیتال به آنالوگ، زمان به دیجیتال)
- ASIC Prototyping on Programmable Logic Device (پیاده سازی مدارهای کاربرد خاص با استفاده از قطعات برنامه پذیر)
- IP Design and Verification (طراحی و ارزیابی بلوکهای مداری خاص)
- High Speed Digital PCB Design (طراحی مدارهای چاپی فرکانس بالا)
- High Speed Computer Networking (سخت افزار شبکه های کامپیوتری)

کتاب و مقالات چاپ شده:

- کتاب: طراحی مدارهای دیجیتال با استفاده از زبان Verilog-HDL، مولفین: حسین کریمیان و فریبا حیدری، انتشارات علم عمران، تهران ۱۳۸۲

مقالات چاپ شده در مجلات:

- (۱) مجتبی پاکدل و حسین کریمیان علیدش، "روش بهینه تصحیح سریع دیجیتالی خطا در مبدل آنالوگ به دیجیتال خطلوله با الگوریتم DLMS"، پذیرفته شده در مجله محاسبات نرم، ۱۳۹۸.
- 2) S. A. Seif Kashani, H. Karimiyan Alidash and S. Miryala, "Schottky-barrier graphene nanoribbon field-effect transistors-based field-programmable gate array's configurable logic block and routing switch," in *IET Circuits, Devices & Systems*, vol. 11, no. 6, pp. 549-558, 11 2017.
- 3) Kashani, Sayed Ali Seif; Alidash, Hossein Karimiyan; Miryala, Sandeep; "Design and Characterization of Graphene Nano-Ribbon Based D-Flip-Flop" *Journal of Nanoelectronics and Optoelectronics*, Volume 12, Number 6, June 2017, pp. 580-591(12)
- 4) Abbas Mahbod, Hossein Karimiyan, "Ultralow power, high fill factor smart complementary metal oxide

- semiconductor image sensor with motion detection capability," J. Electron. Imaging. 25(6) 063006 (23 November 2016)
- 5) H. K. Alidash, A. Calimera, A. Macii, E. Macii and M. Poncino, "On-chip process variation-tracking through an all-digital monitoring architecture," in *IET Circuits, Devices & Systems*, vol. 6, no. 5, pp. 366-373, Sept. 2012.
 - 6) H. Karimiyan, M. Sayedi, and H. Saidi, "Low-Power Dual-Edge Triggered State Retention Scan Flip-Flop," *IET Computer and Digital Techniques*, Vol. 4, Issue 5, pp. 410-419, Sept. 2010.
 - 7) H. Karimiyan Alidash and Vojin G. Oklobdzija., "Low-Power Soft Error Hardened Latch," *J. Low Power Electron*. Vol. 6, pp. 218-226 (2010).
- ۸) مهبد، عباس، کریمیان، حسین. (۱۳۹۵). "کاهش توان مصرفی و افزایش ضریب فضای مؤثر در طراحی حسگر تصویر هوشمند با قابلیت تشخیص حرکت"، مجله ماشین بینایی و پردازش تصویر، شماره دوم، صفحات ۱۹-۳۴، ۹۶.
- ۹) سیدعلی سیف کاشانی و حسین کریمیان علی‌داش، "طراحی و مشخصه یابی بلوک منطقی قابل پیکربندی تمام گرافنی قابل استفاده در تراشه های FPGA" نشریه علوم رایانش و فناوری اطلاعات، مجلد ۱۴، شماره ۱، صفحات ۴۹-۵۶، ۱۳۹۵.
- ۱۰) علی اصغر سعادت زاده و حسین کریمیان علی‌داش، "لچ استاتیک مقاوم در برابر خطای نرم با تأخیر و توان مصرفی پایین"، مجله محاسبات نرم، شماره ۶، صفحات ۳۰-۴۱، ۱۳۹۴.
- **مقالات چاپ شده در کنفرانسهای داخلی و بین المللی:**
- ۱۱) زهرا خجسته و حسین کریمیان علی‌داش، "طراحی و بهینه سازی حسگر اندازه‌گیری تمام دیجیتال تغییرات فرآیند ساخت و سالمندی"، بیست و چهارمین کنفرانس ملی سالانه انجمن کامپیوتر ایران، ۱۳۹۷.
- ۱۲) علیرضا قمی و حسین کریمیان علی‌داش، "طراحی حسگر تصویر هوشمند جهت پیاده‌سازی سخت‌افزاری فیلترهای پردازش تصاویر مناسب برای کاربردهای اینترنت اشیا"، بیست و چهارمین کنفرانس ملی سالانه انجمن کامپیوتر ایران، ۱۳۹۷.
- 13) Alidash, Hossein Karimiyan, Andrea Calimera, Alberto Macii, Enrico Macii, and Massimo Poncino. "On-Chip NBTI and PBTI Tracking through an All-Digital Aging Monitor Architecture." In *International Workshop on Power and Timing Modeling, Optimization and Simulation*, pp. 155-165. Springer, Berlin, Heidelberg, 2012.
- ۱۴) علی اصغر سعادت زاده و حسین کریمیان علی‌داش، "لچ استاتیک مقاوم در برابر خطای نرم با تأخیر و توان مصرفی پایین"، بیستمین کنفرانس ملی سالانه انجمن کامپیوتر ایران، ۱۳۹۳.
- ۱۵) حسین کریمیان علی‌داش، "طراحی، تحلیل و ساخت برد پردازنده مرکزی با قابلیت اطمینان بالا"، دومین کنفرانس ملی اویونیک ایران، دانشگاه صنعتی اصفهان، ۱۳۹۳.
- ۱۶) حسین کریمیان علی‌داش و علی اصغر سعادت زاده، "قابلیت اطمینان سامانه های هوافضای دیجیتال در برابر برخورد ذرات پراترزی اتمی"، دومین کنفرانس ملی اویونیک ایران، دانشگاه صنعتی اصفهان، ۱۳۹۳.
- ۱۷) حسین کریمیان علی‌داش، "طراحی، تحلیل، ساخت و تست برد مدار واسط سامانه ناوبری با قابلیت خودآزمونی"، کنفرانس بین المللی ناوبری، دانشگاه صنعتی شریف، ۱۳۹۵.
- 18) H. Karimiyan Alidash, M. Sayedi, and H. Saidi, "Low-Power State Retention Pulsed Latch," 18th Iranian Conference on Electrical Engineering (ICEE), pp. 417-420, Isfahan, 2010.
 - 19) D., Baran, M., Aktan, H., Karimiyan, V.G., Oklobdzija, "Switching activity calculation of VLSI adders," ASICON '09. IEEE 8th International Conference on ASIC, pp. 46-49, 2009.
 - 20) H.K., Alidash, S.M., Sayedi, H., Saidi, V.G., Oklobdzija, "Soft error filtered and hardened latch," ASICON '09. IEEE 8th International Conference on ASIC, pp. 613-616, 2009.
 - 21) H. Karimiyan, M. Sayedi, and H. Saidi, "Low-Power Dual-Edge Triggered State Retention Scan Flip-Flop," PATMOS2009, Integrated Circuit and System Design, Power and Timing Modeling, Optimization and Simulation, pp. 156-164, Delft, Netherlands.
 - 22) H. Karimiyan Alidash and Vojin G. Oklobdzija., "Low-Power Soft Error Hardened Latch," PATMOS2009, Integrated Circuit and System Design, Power and Timing Modeling, Optimization and Simulation, pp. 256-265, Delft, Netherlands.
 - 23) Baran, D., Aktan, M., Karimiyan, H., Oklobdzija, V.G., "Exploration of switching activity behavior of addition algorithms," MWSCAS '09. 52nd IEEE International Midwest Symposium on Circuits and Systems, pp. 523-526, 2-5 Aug. 2009.
 - 24) H. Karimiyan, M. Sayedi, and H. Saidi, "Low-Power Dual Edge Triggered Level Converter Free Flip-Flop," 16th Iranian Conference on Electrical Engineering (ICEE), pp. 399-404, May13-15, Tehran, 2008.
 - 25) H. Karimiyan, M. Sayedi, and H. Saidi, "Low-Power Low-Leakage Static Flip-Flop," 16th Iranian Conference on Electrical Engineering (ICEE), pp. 405-410, May13-15, Tehran, 2008.

- طراحی مدارهای مجتمع خطی CMOS در دانشگاه کاشان
- طراحی مدارهای مجتمع خیلی فشرده VLSI در دانشگاه کاشان
- مدارهای مبدل داده ADC/DAC در دانشگاه کاشان
- مدارات دیجیتال قابل برنامه ریزی و زبانهای توصیف سخت افزار در دانشگاه کاشان
- مدارات دیجیتال قابل برنامه ریزی و زبانهای توصیف سخت افزار در دانشگاه صنعتی اصفهان
- آژ-مدارات دیجیتال قابل برنامه ریزی و زبانهای توصیف سخت افزار در دانشگاه صنعتی اصفهان
- مدارات دیجیتال در دانشگاه کاشان
- معماری کامپیوتر در دانشگاه کاشان
- الکترونیک ۳ در دانشگاه کاشان
- الکترونیک ۲ در دانشگاه کاشان
- الکترونیک ۱ در دانشگاه کاشان
- میکروپروسور در دانشگاه کاشان

پایان نامه کارشناسی ارشد راهنمایی شده:

- طراحی مبدل ولتاژ به زمان مناسب برای مبدل های زمان به دیجیتال
- بهینه سازی سرعت تولید کلید فرکتال با استفاده از بلوک DSP48 بر روی معماری FPGA
- طراحی المان حافظه دار مناسب مورد نیاز در مبدل های زمان به دیجیتال
- طراحی المان های ترتیبی مقاوم در برابر خطای نرم در مدارهای دیجیتال
- تصحیح کننده های دیجیتالی خطا در مبدل آنالوگ به دیجیتال خط لوله
- طراحی و بهینه سازی مدار نمونه بردار در سیستمهای تبدیل داده با ولتاژ کم
- طراحی و بهینه سازی سلول APS جهت دستیابی به حسگر تصویر کم توان و ولتاژ پایین
- طراحی و بهینه سازی فلیپ فلاپ آزمون پذیر بر پایه گرافن
- طراحی مبدل زمان به دیجیتال ورنیر با دقت قابل تنظیم
- پیاده سازی و بهینه سازی الگوریتم محاسباتی CORDIC با استفاده از بلوک ضرب سخت افزاری DSP48
- طراحی و بهینه سازی حسگر اندازه گیری تمام دیجیتال تغییرات فرآیند ساخت و سالمندی
- طراحی و شبیه سازی حسگر تصویر بر مبنای نانو ساختارها و مقایسه آن با ساختار هندسی بهبود یافته آشکارساز
- طراحی و بهینه سازی بلوک ورودی-خروجی دیجیتال مبتنی بر ترانزیستورهای نانونوار گرافنی
- طراحی مدار بازخوانی حسگر تصویر هوشمند جهت پیاده سازی سخت افزاری فیلترهای پردازش تصاویر

طرح های پژوهشی داخلی/بیرونی:

- مجری طرح داخلی: طراحی حسگرهای تصویر هوشمند برای کاربرد اینترنت اشیا
- مجری طرح داخلی: مطالعه اثر برخورد نوترون و اشعه کیهانی بر مدارات مجتمع الکترونیکی و روشهای مقابله
- مجری طرح بیرونی: مطالعه، تحلیل، طراحی، ساخت، راه اندازی، تست و تولید برد SBC
- مجری طرح بیرونی: مطالعه، تحلیل، طراحی، ساخت، راه اندازی، تست و تولید ۲ عدد برد Interface
- مجری طرح بیرونی: طراحی، ساخت و تست سخت افزارها و پیاده سازی نرم افزار پردازنده های مربوطه و نرم افزار مانیتورینگ یک دستگاه ریات زیرآبی